

High Speed Programming of NonVolatile Memories using the XJTAG® Development System

不揮発性メモリへの高速プログラミングについて
XJTAG® JTAGバウンダリスキャンシステム

The JTAG Standard
Traditional JTAG NVM Programming
Processor Based Programming
PLD Based Programming


Introduction

XJTAG JTAG バウンダリスキャン開発システムは電子基板のデバッグ・テスト・プログラミングを迅速かつ容易に行える、SW と HW からなる一連のテストツールスイートで、IEEE 1149.1 と 1149.6 JTAG スタンダードに準拠したデバイスをサポートしている。

本来 JTAG スタンダード (1149.1) は、プリント回路基板上の部品間の相互接続をテストすることを目的に着想されたが、一般にこのインターフェイスは組込みプロセッサのデバッグインターフェイスや、PLD などプログラマブルなロジックデバイスへのプログラミングに使われている。近年のデバイス密度の増加に伴うシリコンデバイスの進化や、BGA (ball grid array)、CSP (chip scale packaged) デバイスの出現により、JTAG をプリント回路基板の相互接続テストへの活用が改めて見直されている。加えて、開発や製造現場で不揮発性メモリへのプログラミングの需要も起こっている。しかし JTAG はシリアルインターフェイスなので、JTAG を用いた従来式の不揮発性メモリへの書込みは極めて遅い。そこでよりクリエイティブなプログラミング手法が求められている。この資料では、XJTAG JTAG バウンダリスキャン開発システムで行えるいくつかのプログラミング手法の概要と、大規模の不揮発性メモリにも実践的に開発・製造現場で活用できることを紹介する。

The JTAG Standard

JTAG スタンドでは、JTAG 対応デバイスの内部ロジックと外部ピンとの間に JTAG セルというレジスタを持たせることで、各ピンへの物理的な接続無しに JTAG インターフェイスを介して各ピンに値をセットしたり読み返したりすることができる。外部ピンに接続される各セル以外にも入出力の制御用のセルもある。通常これらは入力と出力が別個で、一般に各ピンには 3 つの JTAG セルが関わっている。 JTAG インターフェイスには各デバイスに 4 つのピンが必要。デバイスへのデータの取込み (TDI)、取出し (TDO)、データの制御 (TMS)、クロック信号と処理の同期 (TCK)。データは JTAG チェイン上でシリアルに各セルへの新しい値が受けられるまでクロックで制御される (そしてピンに与えられる)。同時に各セルから読み込まれたデータはシフトアウトされる (TDO へ)。



回路上に複数の JTAG 対応デバイスがある場合は、それらは JTAG チェイン上に互いに接続される。最初のデバイスのデータ出力 (TDO) は次のデバイスのデータ入力 (TDI) へ。コントロール (TMS) とクロック (TCK) は全てのデバイスに JTAG チェイン上で共通。Figure 2 に、3 つの JTAG デバイスの接続を例示する。




Figure 2.

Traditional JTAG NVM Programming

従来式の不揮発性メモリへのプログラミング手法では、書込みされるデバイスのアドレスバス・データバス・コントロール信号に接続される JTAG デバイスのピンが識別され、これらにシリアルデータが JTAG チェインを介してシフトされる。

例えば、MPU に接続される Flash デバイスに書込む場合、プロセッサのアドレスバスとデータバスが使用される。通常の JTAG デバイスには 300 以上のセルを JTAG チェイン上に備えている。1 つ目の書込みサイクルでアドレスとデータ、そしてライトイネーブルとチップセレクトの設定を伴った一つのスキャンを必要とする。そして書込みサイクルはライトイネーブルとチップセレクトを開放するための 2 つ目のスキャンを介して終了する。同様に、読み込みサイクルはアドレスとチップセレクトの設定を伴って、2 つ目のサイクルでデータを讀込む。TCK の最大クロック速度が 10MHz くらいであることは珍しくなく、それからすると単一のリード/ライトサイクルに要する時間は 60 μ s.

リードサイクルが 60 μ s であるとする、16 ビット幅で 128MBit の Flash の全ての領域を讀込むには 8 分掛かることになる。通常書込みの場合は追加のシーケンスが必要で、またステータスのフラグがポールされることを考えると、更なる時間が必要であることは明らか。その遅さは例え開発目的であったとしても不便であり、また製造現場では受け入れることが出来ない。別のアプローチが必要となる。

Processor Based Programming

大抵の組み込みプロセッサは不揮発性メモリへ直接アクセスが出来るようになっていることと、JTAG インターフェイスを組み込みプロセッサのデバッグとして使用することを書込み速度の向上に活用することが出来る。(Figure 3) XJTAG ではプロセッサのデバッグポートへアクセスするためのモジュールを提供している。これらモジュールは不揮発性メモリへのプログラミング性能を向上させることに加えて、テストのカバレッジにも貢献する。




Figure 3.

大抵の JTAG デバッグインターフェイスは、メモリの読書きに対する効率的な仕組みを持っている。例えば、ARM Cortex M3 プロセッサは 'Memory Access Port' なるものを持っていて、それには自動インクリメントなアドレスレジスタが擁される。一旦アドレスレジスタが構成されると、データレジスタへの読書きはメモリへの読書きとなる。そして読書きが終了するとアドレスは自動的にインクリメントされ次のロケーションがアドレスのセットアップ無しに読書きできるようになる。ここで JTAG チェインは 35bit 長に軽減される。上述の 10MHz と同じ TCK の JTAG クロック周波数で単一のライトサイクルは 3.5 μ s となる。それゆえ同じ 16 ビット幅で 128MBit の Flash の全ての領域を読み込むには 30 秒で済むことになる。もちろん Flash メモリのインターフェイスが 32bit 幅なら、およそ 15 秒に短縮される。

Flash への書込みの場合は、書込み完了をチェックするためにステータスフラグがポーリングされている必要があるので少し厄介。つまり自動インクリメントの仕組みが使えない。この課題はプロセッサ内部 RAM を使うことで解決できる。その RAM 上に Flash への書込み用の小さなプログラムをダウンロードすることで。そしてプログラムされるべきデータは JTAG を介して RAM 上のバッファに書込まれ(自動インクリメントを用いて)、そのプログラムコードは Flash へ書込まれるためにバッファから読み込まれる。Flash への書込みはプロセッサにより最高プログラミング速度で実施されるので、RAM バッファへの書込みのみがオーバーヘッドとなる。これは 32bit 同時に実施されるので、Flash からの読み込みと同じタイミングとなる。プロセッサは Flash に対して最大速度で書込みするので、追加の時間的な負荷はデータのダウンロードで 15 秒程度。もちろんプロセッサ内には全 Flash に相当する十分な RAM が無いので、データを小さなバッファに小分けするのに必要なオーバーヘッドは出るが、従来式の JTAG プログラミングに比較して十分に速い。

これらによりプログラミング速度は飛躍的に改善される。そして開発でなら使用条件を満たしているし製造現場にも活用できる。しかしながら全てのプロセッサに適應できるわけではないので、他の手法も必要。

あと現実的には、多くの要因が重なってプログラミング速度は理論通りの最高速度に満たない。その大きな要因の一つは JTAG チェイン上に追加のデバイスがある場合。JTAG の仕様上これら他のデバイスは 'BYPASS' 命令を実行する(結果 JTAG チェインの一ビットを占有)。これは残念ながらプログラミングの処理の負荷となる(アドレスとデータバスにアクセスするので)。いくつかのデバイスでは 'CLAMP' 命令を実装していて、JTAG チェインの一ビットのみを占有しながら全てのピンを特定ステートにホールドする。残念ながらデバイスによっては EXTEST にホールドされる必要があり、その場合全ての JTAG セル

はチェーン上でプログラミングに干渉しない状態に維持されなければならない。これもプログラミング時間をかなり増加させることになる。

PLD Based Programming

最新デザインの多くに PLD が搭載されている。基板上 PLD が不揮発性メモリにアクセスできるようになっていて、JTAG チェーンをコントロールできるようにプログラムできるなら、これを不揮発性メモリへの書込みに使用出来る (Figure 4)。XJTAG の XJFlash は PLD に JTAG チェーンを制御させて不揮発性メモリへプログラミングできるようにする機能を提供する。




Figure 4.

採用されている手段は PLD 自身への書込みと同等。PLD は JTAG チェーンを制御するためにプログラムされる。そしてシンプルなプロトコルが JTAG チェーンに対して実行され、理論上オーバーヘッド無しにプログラミングデータを転送できる。上述の 128MBit へのプログラミングデータは 14 秒以下で転送され、並行して Flash メモリにも書込まれる。ただこの速度は Flash への書込み速度より速くなってしまうことや、PLD に全てのデータをバッファする十分なメモリが無いためにデータをブロック単位に分解して逐次送りにする仕組み (待ち時間なども) を考慮に入れる必要がある。

Processor based example の章で説明したのと同様に、JTAG チェーン上の追加デバイスはプログラミング速度に影響する。しかしながら PLD ベースの手法は JTAG チェーンをより効果的に活用できるので、その影響の範囲は大幅に削減できる。

Practical Example

この例ではMicron社 (www.micron.com) から提供される Orion Demo Platform を用いる。このボードは2つのJTAGチェーンを持つ (Intel/Marvell社の PXA270 プロセッサと、Xilinx社 Spartan 3 FPGAとXilinx社 XCF08P PROM) またSpartan 3 からアクセスできる PISMO 2 コネクタを搭載。そして

この例では、Micron社 Omneo™ Phase Change Memory (PCM、相変化メモリ) モジュールをPISMO 2 ポートに接続した (Figure 5)




Figure 5.

Spartan 3 のみを含んだ単一の JTAG チェインのみを使うことも出来るが、PXA270 を CLAMP モードにして JTAG チェイン上に 1 ビットが追加された。またこの PXA270 は JTAG チェインの動作確認用を目的に残された。PROM も CLAMP にされて、ここでも JTAG チェイン上に 1 ビットが追加された。

Spartan 3 は XJFlash 機能でプログラミングされ、128MBit のデータは XJRunner を介して XJFlash の高速プログラミング機能を起動して PCM に書込まれた。

PCM モジュールは様々な動作モードを持つ。PCM はビットレベルで変更できる (bit alterable) なので、プログラミング前にイレース (データ消去) 操作がいらぬ。また一方デバイスがプログラミング時に全て 1 (xFF) であるなら僅かながら速度に貢献できる。

TCK を 20MHz にした場合、プログラムダウンロードに要した時間は以下の通り。

Operation	Time	Unit
Bit alterable buffered write	21.0	Seconds
All ones buffered write	13.3	Seconds

理論上のプログラミング速度は以下の通り。

Operation	Typical	Max	Unit
Bit alterable buffered write	23.59	47.19	Seconds
All ones buffered write	18.61	33.55	Seconds

この表からわかるように、PCM のデータシート上の理論値よりも実際に JTAG で書込んだほうが速かった。プログラミング用のバッファを観測する限り、バッファは一旦一杯になるとプログラミングが終了するまで空になることは無かった。これから明らかになったのは PCM デバイスのプログラミング速度が制限するだけで、JTAG チェインのスピードに制限を受けないということ。

上記デバイスでプログラミング結果の検証に要する時間は 9 秒で、理論値に近かった。

Conclusion

不揮発性メモリへのプログラミングに従来式の JTAG プログラミング手法は活用できるが、遅いので小さなイメージの場合に限定される。

不揮発性メモリは通常直接マイクロプロセッサに接続されるので、プロセッサのデバッグポートを利用して高速のプログラミングを行うことが出来る。

もし不揮発性メモリのアドレス、データ、コントロール信号が PLD に接続されるなら、その PLD に JTAG データ転送機能をプログラミングすることで、より高速のプログラミングが出来る。

不揮発性メモリへの JTAG を介したプログラミング速度に課題をお持ちでしたら、これらいくつかの手法について XJTAG 社にお問合せください。

XJTAG | St John's Innovation Centre | Cowley Road
Cambridge | CB4 0WS | UK
enquiries@xjtag.com | +44 (0) 1223 223007
www.xjtag.com

Copyright © 2010 XJTAG. All rights reserved

XJTAG, the XJTAG logo, XJFlash and XJRunner, are trademarks or registered trademarks of XJTAG



富士設備工業株式会社 電子機器事業部

〒591-8025 大阪府堺市北区長曾根町1928-1

Tel: 072-252-2128 www.fuji-setsu.co.jp