

## Wstęp

XJAnalyser jest wizualnym narzędziem służącym do analizowania oraz debugowania urządzeń w łańcuchu JTAG.

Dzięki prostej, trzykrokowej konfiguracji umożliwia on natychmiastową weryfikację łańcucha po czym dostarcza interaktywny, graficzny wgląd na piny urządzeń JTAG.

Dla łatwiejszej kontroli możesz grupować piny w magistrale oraz błyskawicznie generować sygnały sterujące aby śledzić połączenia w obrębie układu – użyteczne podczas weryfikacji przerw i zwarc.

Dodatkowo XJAnalyser wspiera standardy programowania urządzeń JTAG w systemie, tj. STAPL/JAM oraz SVF.

## Kluczowe Korzyści

- Sterowanie wartościami pinów oraz śledzenie sygnałów, nawet dla układów BGA.
- Skrócenie czasu tworzenia projektu od momentu prototypu do końcowej produkcji.
- Oszczędność budżetu poprzez wyeliminowanie konieczności stosowania różnorodnych narzędzi do programowania urządzeń.

## Graficzne debugowanie sieci

Podczas śledzenia sieci połączeń układu za pomocą oscyloskopu, ustaw wartość jednego z pinów i przełącz się, aby wychwycić sygnał w różnych punktach sieci. Niezwłocznie po przesunięciu na inny pin dowiesz się, że interesujący sygnał nie jest już dłużej śledzony.

Szybko lokalizuj sygnały, które są wysyłane przez siebie do urządzenia.

Dla przykładu monitorując sygnały zmieniające wartość możesz nacisnąć przycisk, błyskawicznie zlokalizować oraz wyświetlić pin, do którego jest on podłączony, nawet jeżeli urządzenia w łańcuchu zawierają kilka tysięcy pinów.

Przeglądaj interesującą sekcję łańcucha. Dla urządzeń z bardzo dużą ilością pinów, informacja z reguły może ulec zniekształceniu.

XJAnalyser rozwiązuje ten problem umożliwiając powiększenie obszaru pinów, które są dla ciebie istotne. Dozwolone jest również stosowanie kilku podglądów, przedstawiających różne, interesujące regiony łańcucha JTAG - jednocześnie.

## Elastyczna kontrola

Kontroluj urządzenia w łańcuchu JTAG jedną z możliwych dróg.

XJAnalyser oferuje trzy sposoby wyświetlania i sterowania pinami:


- bezpośrednia prezentacja graficzna
- tekstowa lista pinów
- podgląd wybranych pinów.

W ostatnim trybie istnieje możliwość łączenia pinów w magistrale oraz zapisania ich wartości do kompletnej szyny.

## Programowanie CPLD

XJAnalyser umożliwia importowanie plików SVF oraz STAPL/JAM, programując w ten sposób dowolny układ CPLD lub FPGA.

XJAnalyser bez problemu programuje układy w łańcuchach składających się z kilku urządzeń, nawet w przypadku, gdy pliki te zostały utworzone dla łańcucha JTAG zawierającego tylko jedno urządzenie.



The screenshot shows the XJAnalyser interface with the following components:

- Graficzna prezentacja łańcucha:** A diagram showing a chain of devices. The first device is labeled "1: xc9536xl\_cs48" and the second is "2: EF".
- Lista pinów:** A table listing pins with columns: Number, Name, Type, Read Value, Write Value.
 

Number	Name	Type	Read Value	Write Value
A1	TCK	Linkage	N/A	N/A
A2	TMS	Linkage	N/A	N/A
A3	PB0...	In-Out	0	N/A
A4	PB0...	In-Out	0	N/A
A5	Vssi...	Linkage	N/A	N/A
A6	PB0...	In-Out	0	N/A
A7	PB0...	In-Out	1	N/A
B1	PB0...	In-Out	0	N/A
B2	PB0...	In-Out	0	N/A
B3	TDI	Linkage	N/A	N/A
B4	PB0...	In-Out	0	N/A
B5	PB0...	In-Out	0	N/A
B6	PB0...	In-Out	Oscillating	N/A
B7	PB0...	In-Out	0	N/A
C1	Vcci...	Linkage	N/A	N/A
C2	PB0...	In-Out	0	N/A
C3	PB0...	In-Out	0	N/A
C5	PB0...	In-Out	0	N/A
C6	PB0...	In-Out	0	N/A
C7	PB0...	In-Out	1	N/A
D1	Vssi...	Linkage	N/A	N/A
D2	PB0...	In-Out	0	N/A
D3	PB0...	In-Out	1	N/A
D6	PB0...	In-Out	1	N/A
D7	PB0...	In-Out	1	N/A
E1	PB0...	In-Out	0	N/A
E2	PB0...	In-Out	0	N/A
E3	PB0...	In-Out	0	N/A
E4	PB0...	In-Out	1	N/A
E5	PB0...	In-Out	1	N/A
E6	PB0...	In-Out	0	N/A
E7	PB0...	In-Out	1	N/A
F1	PB0...	In-Out	1	N/A
F2	PB0...	In-Out	0	N/A
F3	Vssi...	Linkage	N/A	N/A
F4	PB0...	In-Out	1	N/A
F5	PB0...	In-Out	1	N/A
F6	PB0...	In-Out	0	N/A
F7	Vcc...	Linkage	N/A	N/A
- Okno podglądu:** A watch window at the bottom showing data for Address 1 and Data 1.

## Trzy proste kroki

Wystarczy trzy proste kroki aby uruchomić XJAnalyser i rozpocząć wstępne debugowanie i testowanie płytki.

- Krok pierwszy:  
— podłączenie i odpowiednie skonfigurowanie złączki JTAG
- Krok drugi:  
— importowanie plików BSDL
- Krok trzeci:  
— uruchomienie analizatora.

W ostatnim trybie istnieje możliwość łączenia pinów w szyny i przypisanie im wartości.

## Komunikacja z JTAG

Intuicyjny, graficzny interfejs zapewnia szybką komunikację z urządzeniami w łańcuchu JTAG bez konieczności programowania bądź inicjowania któregośkolwiek z układów na płycie. Kontroluj stan wszystkich pinów I/O w czasie rzeczywistym oraz graficznie ustawiaj piny według wymagań w stan wysoki, niski lub cykliczny.

Upraszczaj dostęp niskiego poziomu do dowolnego urządzenia podłączonego do układu JTAG grupując piny razem w magistrale (np. „Dane” lub „Adres”) oraz ustawiaj wartości używając dogodnych jednostek w systemie szesnastkowym, binarnym lub dziesiętnym.

Unikaj uszkodzenia płytki – XJAnalyser wyświetla stosowne ostrzeżenia w momencie, gdy ustawiany przez ciebie stan dowolnego pinu może spowodować konflikt z wartością dostarczaną do sieci z innego źródła.


## Właściwości

- Konfiguracja typu Plug and Play.
- Testowanie układów z obudową BGA.
- Do rozpoczęcia debugowania układu wymagane są jedynie pliki BSDL.
- Zmiana stanu pinów na wysoki, niski lub cykliczny.
- Łączenie pinów w szyny.
- Przejrzyste wyświetlanie pinów, ich numerów, nazw oraz stanów.
- Szybkie wyszukiwanie pinów oraz śledzenie zmiany ich wartości w czasie rzeczywistym.
- Możliwość programowania układów plikami SVF i STAPL.

## XJTAG daje ci więcej...

Do każdego zakupionego narzędzia XJAnalyser otrzymujesz:

- XJLink - adapter JTAG - USB 2.0, umożliwiający połączenie testowanej płytki z dowolnym komputerem PC.
- Ruchomą licencję, która pozwala na instalację na dowolnej ilości komputerów.
- Zestaw ćwiczeń.
- Sprzęt demonstracyjny.



Widok powiększony

Widok ogólny