

Presentación

El "Layout Viewer" o Módulo de Visualización XJTAG, le permite encontrar rápidamente la ubicación física de los componentes, nets y pines en una placa. Ofrece la posibilidad de ver, en XJDeveloper y XJRunner, los datos de layout extraídos de proyectos ODB++.

El "Layout Viewer" facilita la visualización de los defectos encontrados durante la ejecución de los tests. El resultado de los test incluye links para hacer clic para la visualización gráfica de todas las partes relevantes del circuito.

Incluido de manera gratuita con XJDeveloper y XJRunner

El "Layout Viewer" está integrado en XJDeveloper y XJRunner para ayudar a los ingenieros a identificar rápidamente los fallos.

Visualización de los elementos de un circuito electrónico

La visualización gráfica avanzada muestra los componentes y los nets seleccionados. Se pueden activar o desactivar diferentes capas, lo que facilita la visualización de cada elemento del circuito.


Principal Ventaja

Mejora la productividad mediante la visualización de la ubicación exacta de los fallos para ser reparados

Características

- Ayuda a identificar áreas de posibles defectos
- Medir distancias entre los objetos
- Control de visibilidad de las capas
- Control avanzado de capas y zoom
- Exportación de gráficos a un archivo o una impresora
- Importación de imágenes para una visualización más clara

"Layout Viewer" que aparecen en XJDeveloper



Es fácil ver la situación de los componentes en la placa

Indica la localización de fallos en segundos

El "Layout Viewer" se puede utilizar para localizar rápidamente los fallos en la tarjeta de test.



El texto generado por el XJRunner proporciona detalles del tipo de fallo y de los nets implicados. El "Layout Viewer" dispone de links que permiten visualizar el fallo fácilmente. Mostrando

el enrutado de los nets, el "Layout Viewer" ayuda a localizar el fallo físicamente en la placa indicando las áreas de problemas potenciales.


En el siguiente ejemplo, el XJRunner nos informa de que el test de conexión falla, e identificó dos nets que están en cortocircuito. Con el "Layout Viewer" es

fácil determinar que los cuatro lugares más probables son los pines de los chips de memoria. Es poco probable que el defecto esté en la BGA, ya que los pines no están uno al lado del otro.

Observando a los cuatro lugares en la placa, fué fácil identificar que el problema era un fallo de soldadura en IC31.



Los lugares más probable de cortocircuito



Importación de imágenes

A fin de ayudar a identificar la ubicación física de los defectos en la placa, fotos del frente y posterior de la placa se pueden importar.

Estas imágenes se pueden visualizar detrás de los datos CAD con los componentes y los nets de mayor relevancia.