

# Using the JTAG Chain for Accurate System and Intra-Die Power and Thermal Analysis

## JTAG チェーンを使った高精度システムおよびダイ内部の消費電力

ザイリンクス System Monitor を使用した新しいバウンダリ スキャン技術により、システム挙動の多くの側面がテスト可能

Dominic Plunkett  
Chief Technical Officer  
XJTAG

[dominic.plunkett@xjtag.com](mailto:dominic.plunkett@xjtag.com)

Pádraig Kelly  
IC Design Engineer  
Xilinx, Inc.

[padraig.kelly@xilinx.com](mailto:padraig.kelly@xilinx.com)

通常、CPLD やフラッシュ メモリなどのプログラムは、バウンダリ スキャン チェーンを使用して行いますが、一人でも多くのエンジニアがバウンダリ スキャンの強力な機能を利用して、ボードやシステムの動作に関する詳細情報を抽出できるとよいでしょう。

Virtex™-5 FPGA の最新プラットフォームに搭載された新しいザイリンクス System Monitor を使用すれば、従来バウンダリ スキャン機能とデバイスのプログラミングに使用していたものと同じ Joint Test Action Group (JTAG) のテスト アクセス ポート (TAP) で、FPGA 内部の電圧と温度情報が容易に収集できます。

また、ザイリンクスのパートナーである XJTAG 社が提供している製品では、テスト用スクリプトを使用するか自分でスクリプトを書くことにより、バウンダリ スキャン テスト環境下で種々のポイントでのアナログ信号をこれまで以上に容易に検証できます。XJTAG 社のバウンダリ スキャン テスト システムでは、ディスクリートの温度センサや DAC ポート、VGA ポートなどのデバイスをテストできます。

### System Monitor : デバイスレベルのテスト プローブ

System Monitor はザイリンクス Virtex-5 FPGA アーキテクチャ内のアナログ回路で、オンチップの温度と電圧をサンプリングします (図 1 参照)。専用の System Monitor 回路 (デフォルトで 200 ksps の ADC を使用して構築されている) は、FPGA のダイ温度と VCCINT と VCCAUX の供給電圧レベルの連続測定シーケンスを実行します。Virtex-5 デバイスに搭載のこの機能は、システムに外部モニター部品をインプリメントする時の余分な煩雑さやコストを削減

します。

さらに、System Monitor の機能で、パッケージ内部のダイそのものの電圧測定が可能です。ただしこれは、外部の ADC を使用する場合は測定できません。

System Monitor を使用すれば、正確な温度の読み取りも可能です。従来、ダイの温度のモニタリングには熱ダイオードを使用していました。その場合、ダイオードによる測定は、他のデバイスからのノイズや PC 基板の構造に、信号のオフセットや許容量などの実装上の詳細情報と同様に、十分な注意を払う必要がありました。新しい System Monitor は、FPGA のダイ上に温度センサがあり、ダイからの正確な温度読み取りが可能です、そのような問題を回避することが可能です (図 2 参照)。

これら System Monitor の強力な機能や熱モニタ機能を使用することで、パワーオンセルフチェックや過熱によるパワーダウンなどの安全機能を容易に実装できます。System Monitor の内部電圧測定の精度は  $\pm 1\%$  以内で、オンチップ温度センサのモニタ精度は  $-40^{\circ}\text{C} \sim 125^{\circ}\text{C}$  の動作範囲で  $\pm 4^{\circ}\text{C}$  です。

System Monitor の回路にはマルチブ

レクサも集積されており、2つの電圧検知チャンネルと温度センサをサポートするだけでなく、FPGA 外部のアナログソース入力を最大17個まで受け付けることができます。これは、System Monitor を使用して、各種のオフチップアナログ信号のモニタが可能であることを意味しています。また、最大振幅が1.0Vまでのオフチップのシングルエンドと差動の入力信号をサポートしているため、シャント抵抗ベースの電流センサや加速度計、位置センサや外部温度センサなどの多種類のセンサに接続できます。

System Monitor の制御システムには、自動チャンネルシーケンサが搭載されているため、モニタしたいパラメータを定義できます。制御レジスタを設定することで、System Monitor を構成できます。これを行うには、デザインの中に System Monitor を単にインスタンスシートするか、JTAG 経由で制御レジスタに書き込みます。ザイリンクスの設計ツール ISE® Design Suite には、System Monitor アーキテクチャウィザードというユーティリティがあり、これを使用してインスタンス化プロセスを検証しながら作業ができます。

## TAP を作動させる

System Monitor は、このデータを FPGA の JTAG TAP に直接送れるように設計されているため、ザイリンクスはプロトタイプシステムや生産システムから詳細情報を引き出すための新しい機会を増やしたことになります。さらに、高度の抽象化レベルで動作するバウンダリスキャンテストギアにデータの移植もできます。

多くのエンジニアは、バウンダリスキャンを使用して、デバイスをプログラムするという本来の機能に慣れてはいますが、デバッグとテストソリューションの目立たない機能については認識さえしていない場合が多いようです。JTAG TAP を介してテストを入力するだけで、もはや、開発ボードや生産用アセンブリにテストプローブを物理的に装着する必要はありません。

プローブの装着は、時間を要し、テスト戦略はプローブ接続に起因する物理的なエラーに対して脆弱な状態に陥ります。

さらに重要な点として、最新の BGA と CSP タイプのデバイスパッケージは、ボールの間隔が非常に狭くパッケージの下に配置されているため、物理的にプローブを当てることは不可能です。業界では新しい IC にこれらのパッケージを採用する機会が増えてきているため、従来のテストテクニックで行えるテスト範囲は、実際には少なくなってきています。

Joint Test Action Group (JTAG) によって定義され IEEE1149.1 として批准されているバウンダリスキャンのテスト手法は、4線 TAP を指定しており、バウンダリスキャンアーキテクチャの仕様を決める際には、IC 開発サイクルの後半での製品テストを容易にする目的で、IC デザインにインプリメントできる仕様になっています。4線 TAP インターフェイスを使用すると、JTAG デバイスのピンや内部レジスタへの読み込み/読み出しを行うことができます。これらのピンにアクセスする

図1 - System Monitor は、Virtex-5 FPGA のダイと17個までの他のアナログソースの電圧と温度をモニタすることが可能で、システム性能全体にインパクトを与える





図2 - Virtex-5 デバイスダイの中心に配置された System Monitor センサは、貴重なオンチップ電圧と温度データの提供を、製品開発段階やデバイスの量産時、あるいはフィールドに展開した後でもアクセス可能



ことで、FPGA や EEPROM、RAM、そしてフラッシュメモリなど回路基板上の他のデバイスをデバッグしたりテストしたりできます。

バウンダリスキャンテスト機器を使用すると、エンベデッドテストソフトウェアやファンクショナルテストに依存せずに、迅速なネットレベルの診断が可能になります。使用する際には、必ずしもPC基板が稼動している必要はありません。したがって、最初のプロトタイプがアセンブリから戻ってくるとすぐに、基本的機能を迅速に検証できます。その際、基本的な手



ェックを実行し、個々のピンやバスをトグルさせることで、短絡、断線、接触不備、あるいは間違った接続を見つけることができ、ボードのブートを行う必要がありません。

システム内のすべての JTAG デバイスのテスト ポートはボード レベルで相互接続されており、シリアル スキャン チェーンを設定すると、ボードの端の 1 つのコネクタからそのチェーンにアクセスできます。ボード 1 枚あたりの JTAG 準拠デバイスの数が増えても、この新しい JTAG テスタはネット全体のより広い範囲にアクセスできるため、テストでカバーできる範囲全体が広がることになります。

スキャン チェーンを操作して適切なテスト パターンを設定すると、バウンダリ スキャン テスト インターフェイスを装備していないコンポーネントからの応答を収集することもできます。これには、アクセスしようとしているコンポーネントが準拠デバイスとして同じネットに接続されている必要があります。このテクニックは、しばしば、クラスタ テスティングとも呼ばれ、外部コネクタやビデオ チップ、I2C デバイス、イーサネット コントローラ、LED、あるいはスイッチなどの非 JTAG デバイスのテスト手段を提供します。

たとえば、JTAG チェーンを使って、イーサネットのテスト用パケットをボード上の非 JTAG イーサネット コントローラに駆動し、その応答を検証することが可能です (図 3 参照)。同様に、SRAM デバイ

スや SDRAM、DDR や DDR2 チップなど、JTAG を使用できないデバイス/チップでもテストすることが可能です。このように、XJTAG システムのような最新バウンダリ スキャン機器は、JTAG チェーンを使用して、実行可能なテスト範囲をその最大限の潜在能力まで高めています。実際、XJTAG のユーザーは、現在、複雑なボードに対して 90% 以上のテスト項目に成功しています。

### ■ バウンダリ スキャン機能の拡張

ザイリンクスの System Monitor は、Virtex-5 FPGA 内部のアナログ値を容易に収集可能で、バウンダリ スキャンのテストに慣れているユーザーは、TAP を介してまた別の一組の価値あるテストを実行できます。Virtex-5 デバイスのユーザーは、System Monitor を使用して、17 個の外部アナログ チャンネルからバウンダリ スキャン テスト環境へデータを移植できます。

Virtex-5 の System Monitor を使用するには、PC 基板の設計が最小限のデザインガイドラインに従っている必要があります。これらのガイドラインは、「Virtex-5 System Monitor ユーザー ガイド」のアプリケーションを扱っている章に記載されています ([http://www.xilinx.com/support/documentation/user\\_guides/ug192.pdf](http://www.xilinx.com/support/documentation/user_guides/ug192.pdf))。

PC 基板の準備ができれば、いよいよ

よ System Monitor の多くの機能を利用してみましょう。たとえば、System Monitor の ADC は、パワーアップ時に動作可能状態にあるため、FPGA をコンフィギュレーションする前でもバウンダリ スキャン チェーンを使用して、価値あるシステム情報を抽出できます。これにより、FPGA のコンフィギュレーションを最終決定する前にシステムの電源電圧を検証して、基本的な冷却設備を評価したりできます。

ザイリンクスは、FPGA 上にサンプリング回路をハードウェアでインプリメントしているため、製品のライフサイクル中はいつでも System Monitor 機能を適用できます。たとえばシステムが恒常的に過熱状態にあったり、あるいは研究室やフィールドで電源が正常な電圧を維持できないような場合、FPGA を再度コンフィギュレーションすることなく、System Monitor のデータを読み出すためのテストを JTAG TAP を介して直ちに実行できます。


### ■ XJTAG は新生バウンダリ スキャンの使用を簡素化

XJTAG 社とザイリンクスが共同で Virtex-5 LXT ML505 開発ボードを使用して、XJTAG バウンダリ スキャン ソリューションのユーザー向けに System Monitor からデータへのアクセスが可能な包括テスト用スクリプトを開発しました。XJTAG は、ダイの温度や供給電圧、オフチップのアナログ値をワークステーション上に直接表示できるため、System Monitor と XJTAG が収集したデータが指定許容範囲内にあるかどうかを検証できます。

図 4 は、Virtex-5 FPGA の動作パラメータをチェックするために、XJTAG の高級記述言語 XJEase で生成できる一組の簡単なテストの断片的なコードを示しています。「Test」のファンクション コールで、最初に System Monitor をコンフィギュレーションします。その後、そのテストで個々の入力を読み取りチェックします。

図 5 は、デバイスの温度をチェックする

図 3 - 最新の PC 基板のデザインでは JTAG 準拠のものが増えてきているため、バウンダリ スキャンを使用することで多種多様のタスクとテストの実行が可能



コードを示します。温度が許容範囲から外れると、このテストはエラーを表示します。この例は、XJTAG の Web サイト上で提供されている簡単なファンクションの使用による、Virtex-5 の System Monitor へのアクセス方法を示しています。

XJTAG は、たとえば障害検出やトレース目的で、System Monitor データを記録できるカスタマイズ テストをサポートしています。XJTAG が、System Monitor からのデータに対してピーク値をチェックし、スレッシュホールドにตอบสนองし、あるいは平均化アルゴリズムを適用するようなスクリプトを書くこともできます。

XJTAG 環境の一部として、XJTAG に含まれている XJEase を使用してスクリプトを作成できます。XJEase では、生のバウンダリ スキャン データを高度に抽象化して作業を進めることができます。あるデバイスがバウンダリ スキャン チェーンにサポートされているか否かにかかわらず、デバイスに特定のテスト スクリプトを書くこともできます。これらのスクリプトを格納し、さらに将来のプロジェクトにおいて再利用が可能です。

XJTAG は、ネットリスト データがボードへの変更を反映しているときはいつでも、新しいテスト シーケンスを自動的に生成します。これにより、テスト ルーチンを手作業で書き換える手間が省けます。これとは対照的に、従来のバウンダリ スキャン テスト機器は、一般的にボード中心のテスト シーケンスを生成するため、デザイン変更のたびにアップデートする必要があるため、これは大変な作業です。

開発したものをテストするデバイス中心のこのスキャン手法は、エンジニアのコミュニティでも評判が高く、多くの XJTAG ユーザーが書いた実証済みのスクリプトを XJTAG の Web サイトに投稿し始めています。現在 XJTAG 社とサポート契約を結んでいるユーザーは、これらのスクリプトを [www.xjtag.com](http://www.xjtag.com) から無償でダウンロードでき、自分のテスト ルーチンに組み込むことができます。Web サイトに対象のデバイスがなかった場合でも、類似スクリプトをダウンロードして、それをテスト

しようとしているデバイス用にカスタマイズして使用できます。

### 将来の展望

System Monitor と XJTAG 間で可能な対話の作用域が、検証、デバッグ、パラメータ化、較正をサポートする革新的オンチップ機能を支援するバウンダリ スキャン テスト システムの可能性を浮き彫りにしています。FPGA (あるいはプロセッサ、メモリ、制御用 IC などの他のデバイス) の中心にインプリメントされたシリコン機能にアクセスすることにより、バウンダリ スキャンが、DIP スイッチの仮想化やデジタル フィルタの較正、あるいはアナログ設定やスレッシュホールド値の調整などの機能を実行することが可能になります。加えて、製品が開発段階や量産段階、フィールドで稼働中のいずれの状態でも、迅速にこれらを実行することができます。

System Monitor は、すでにバウンダリ スキャン チェーンをプロトタイプや生産アセンブリのファンクショナル ネットのテストに使用している場合に対して、今度は、バウンダリ スキャン環境内からモニタリングできるという重要な機能を提供できるようになりました。より熱心なユーザー

は、この新しい機能を利用してさらにステップアップして、このシステムをもっと深く理解したいと思うことでしょう。将来このテクニックが主流になったとき、カスタマイズされたテスト スクリプトが製品設計に対する重要な技術成果になっているでしょう。

図 4 - XJEase 記述用言語を使用して、System Monitor 入力のいくつかをセットアップしてテストする様子を示したコード断片

```
//-----
Test()(INT result)
//-----
INT temp;
    result := 0;

    Config_SysMon();

    Read_Internal_Temp()(result);
    Read_VAUX()(result);
    Read_VINT()(result);
    Read_RefP()(result);
    Read_RefN()(result);

    IF (result != 0) THEN
        result := RESULT_FAIL;
    ELSE
        result := RESULT_PASS;
    END;

END;
```

図 5 - Virtex-5 FPGA の温度をテストするためのコード断片

```
//-----
Read_Internal_Temp()(INT result)
//-----
INT temp;
Read_Temp()(temp);
IF ((temp < (Die_Temp - Temp_Margin)) || (temp > (Die_Temp + Temp_Margin))) THEN
    PRINT("Die temperature = ",temp,"C. ** OUTSIDE LIMITS **\n");
    result := result + 1;
ELSIF (DEBUG) THEN
    PRINT("Die temperature = ",temp,"C\n");
END;
END;

//-----
Read_Temp()(INT temp)
//-----
Read_Channel(0)(temp);
temp := ((temp * 20159) / 40960) - 273;
END;
```